El Intergem Disk Drive Interface de la casa [[:companias:Dynamic Data Technology|Dynamic Data Technology]] es un adaptador para unidades de disco externas norma Shugart para el PCW. Genera su propia señal /RDY, con lo que no es necesario usar unidades que la tengan. El conector de alimentación es el de los Acorn BBC.
Vista SuperiorVista InferiorEste periférico fue desarrollado por Ray Alker. Es una interface que se adapta en el hueco o bahía de la segunda unidad de disco de un PCW8256 (Debe ser quitada la placa original que tapa la bahía). Incluye un conector para una unidad de 5.25" de 80 pistas norma Shugart. Incluye un conector bastante inusual adecuado a las unidades de 5.25" montadas en los ordenadores Acorn BBC (se recomienda no utilizar la fuente de alimentación del Amstrad PCW para tal fin, ya que no es lo suficientemente potente).
La conexión de la interface es bastante sencilla (recordemos hacer cualquier tipo de conexión con el ordenador apagado y en este caso como tenemos que manipular en su interior, recomendamos desconectar de la red eléctrica). En su interior nos encontraremos con dos conectores: una conexión que va a la fuente de alimentación y the otra al cable de datos del propio PCW en la unidad B:.
Su chips y sus integrados son un misterio: como habremos visto, la conexión de una unidad compatible norma Shugart simplemente es una cuestión de conector. Por lo que se ha deducido, la razón de este tipo de conectores basados en el Acorn BBC, es porque la compañía tenía acceso a éste único equipo.
A pesar del misterio inicial planteado en las crónicas de la época, los análisis modernos de ingeniería inversa aplicados directamente sobre los diagramas esquemáticos han desvelado al 100% el diseño electrónico concebido por Ray Alker para esta placa adaptadora interna:
READY / pin 4) exigida de manera obligatoria por el chip controlador de Amstrad (NEC µPD765A), la interfaz Intergem debía sintetizarla artificialmente./MOTOR_ON o /DRVSEL1) proveniente del bus del PCW, el pulso eléctrico dispara una de las etapas del chip 74LS123. Junto con una red de resistencia y condensador (RC) calibrada de forma fija en la PCB, el circuito genera un retardo artificial de unos milisegundos que simula exactamente el tiempo físico de aceleración mecánica del motor. Una vez transcurrido este breve temporizador, la salida conmutada del integrado fuerza automáticamente la línea /RDY a nivel bajo (0V), engañando con éxito a la BIOS del CP/M Plus y garantizando lecturas fluidas del bus de sectores de datos sin arrojar el temido error crítico Read Error.